上拉电阻
滤波电路 电容 电阻
呵呵，
2个电阻，
是分别并联在上下两组电容上的均压电阻，也叫分压电阻。
这是因为电路电压较高，但电容耐压较低，
为适应较高电压，所以将电容串联使用。
为保证上下两组电容上承受的电压相等，
所以并联了2个阻值相同的电阻，
使电容可以安全地工作。
并联个小电容，
因为大容量电解电容感性较强，
对高频杂波信号呈现阻抗较高，滤除不完全。
而小容量电容则对高频信号有较好的响应，
特别是无感电容。
为了使电源滤波更纯净，电路频响更好，速度反应更快，
所以并联个小电容。
上拉电阻和下拉电阻的用处和区别是什么?
一、上拉电阻的作用： 在CMOS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻以降低输入阻抗， 提供泄荷通路。芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限，增强抗干扰能力；提高总线的抗电磁干扰能力，管脚悬空就比较容易接受外界的电磁干扰。 二、下拉电阻的作用： 提高芯片输入信号的噪声容限：输入端如果是高阻状态，或者高阻抗输入端处于悬空状态，此时需要加上拉或下拉，以免收到随机电平而影响电路工作。 同样如果输出端处于被动状态，需要加上拉或下拉，如输出端仅仅是一个三极管的集电极。从而提高芯片输入信号的噪声容限增强抗干扰能力。 三、区别： 1、含义不同； 上拉电阻：将一个不确定的信号，通过一个电阻与电源VCC相连，固定在高电平； 下拉电阻：将一个不确定的信号，通过一个电阻与地GND相连，固定在低电平； 2、作用不同： 上拉是对器件注入电流；灌电流；当一个接有上拉电阻的IO端口设置为输入状态时，它的常态为高电平； 下拉电阻：下拉是从器件输出电流；拉电流；当一个接有下拉电阻的IO端口设置为输入状态时，它的常态为低电平； 原理 在上拉电阻所连接的导线上，如果外部组件未启用，上拉电阻则“微弱地”将输入电压信号“拉高”。当外部组件未连接时，对输入端来说，外部“看上去”就是高阻抗的。这时，通过上拉电阻可以将输入端口处的电压拉高到高电平。如果外部组件启用，它将取消上拉电阻所设置的高电平。通过这样，上拉电阻可以使引脚即使在未连接外部组件的时候也能保持确定的逻辑电平。 以上内容参考：百度百科-上拉电阻
上拉电阻的作用是什么?
上拉电阻是用来解决总线驱动能力不足时提供电流的。一般说法是拉电流，下拉电阻是用来吸收电流的，也就是通常所说的灌电流。 一般作单键触发使用时，如果IC本身没有内接电阻，为了使单键维持在不被触发的状态或是触发后回到原状态，必须在IC外部另接一电阻，数字电路有三种状态：高电平、低电平、和高阻状态，有些应用场合不希望出现高阻状态，可以通过上拉电阻或下拉电阻的方式使处于稳定状态，具体视设计要求而定。 上拉电阻注意事项 对于上拉电阻的选择，最重要的就是要结合开关管的特性与下级电路的输入特性。总的来说需要考虑以下几个因素： 1、驱动能力与功耗的平衡。以上拉电阻为例，一般地说，上拉电阻越小，驱动能力越强，但功耗越大，设计是应注意两者之间的均衡。 2、下级电路的驱动需求。同样以上拉电阻为例，当输出高电平时，开关管断开，上拉电阻应适当选择以能够向下级电路提供足够的电流。 3、高低电平的设定。不同电路的高低电平的门槛电平会有不同，电阻应适当设定以确保能输出正确的电平。以上拉电阻为例，当输出低电平时，开关管导通，上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下。